[原创] TMS320C6657:1.25GHz DSP开发方案

TI公司的TMS320C6655/57是定点/浮点数字信号处理器(DSP)，基于KeyStone多核架构，内核速度高达1.25GHz，集成了各种包括C66x内核、存储器子系统、外设和加速器在内的各种子系统，适用于高性能低功耗可编程应用，如任务关键型、测试与自动化、医疗影像以及基础设施设备等。TI公司的TMS320C6655/57 DSP最高可以提供2.5GHz的累积DSP，使得该平台具有高能效，并易于使用。此外，它与所有现有的C6000系列、定点和浮点DSP完全向后兼容。

TI公司的KeyStone架构提供了一个可编程的平台，整合了各种子系统（C66x内核、存储器子系统、外设和加速器），并使用一些创新的组件和技术，大限度地提高了器件内和器件间的通信，可以使多种DSP资源有效和无缝地操作。

这一架构有一些关键组件，如，多核导航器，可以对各种组件之间进行高效的数据管理。Teranet是一个无阻塞转换结构，能够使内部数据快速地移动。其多核共享存储器控制器可以直接访问共享存储器和外部存储器，而不影响交换结构的性能。

对于定点使用，C66x核拥有C64x+多核的4×倍数累加（MAC）的能力。此外，C66x核集成了浮点运算能力和每个核粗计算性能，它是较好的40GMACS/核和20GFLOPS/核（@1.25GHz工作频率）。它可以执行8个单精度浮点的MAC操作（每个周期），并且可以执行双倍和混合精度运算，符合IEEE754标准。该型C66x核集成了90个新指令（相对于C64x +核），以用于浮点和向量数学处理。这些增强功能大幅度地提高了信号处理中使用的DSP内核的性能。该型C66x核与TI公司以前的C6000固定和浮点DSP内核向后代码兼容，保证了软件的可移植性，缩短了软件开发周期。

C6655/57 DSP器件集成了大量的片上存储器。除了32kB的L1程序和数据高速缓冲存储器以外，在每个核上还具有1024kB的专用存储器，可以配置为映射RAM或高速缓冲存储器。该器件还集成了1024kB的多核共享存储器，可以用来作为共享的L2 SRAM和/或共享的L3 SRAM。所有的L2存储器都具有错误检测和错误纠正功能。为了方便快速访问外部存储器，该器件还包括了一个32位的DDR-3外部存储器接口（EMIF），为1333MHz运行，并具有ECC内存支持。

该系列支持多种高速标准接口，包括RapidIOver2，第二代PCI Express和千兆以太网。它还包括I2C、UART、多通道缓冲串行端口（McBSP）、通用并行端口、一个16位异步EMIF，以及通用的CMOS IO。该器件还采用了一个称为超链接的，40Gbaud全双工接口，以用于高吞吐量，低延迟通信（设备之间或FPGA）。
..

查看全文