中国电子技术网

设为首页 网站地图 加入收藏

 
 

M24LR64-R:13.56 MHz双接口EEPROM开发方案

关键词:ST M24LR64-R 无线存储器 EEPROM 13.56MHz

时间:2011-12-12 16:11:15       来源:M24LR64-R

ST公司的M24LR64-R是无线存储器,具有口令保护的64kbits EEPROM以及400kHz I2C串行总线和13.56MHz ISO 15693 RF协议的双接口的64kbits EEPROM,可实现智能手机的近场通信(NFC)。单电源1.8V~5.5V工作,64kbits EEPROM分成I2C模式的8192B和RF模式的2048bits×32bits,无接触接口和ISO 15693与ISO 18000-3 mode 1兼容,载波频率13.56MHz±7kHz,广泛用于工业和消费类电子产品。文章介绍了M24LR64-R的主要特性,方框图,M24LR64-R单片和多组合参考设计以及双接口EEPROM开发套件主要特性。

器件M24LR64-R是一款双接口,电可擦除可编程存储器(EEPROM)。它具有一个I2C接口,可从通过VCC电源对其进行操作。它也是一种非接触式内存,由接收到的载波电磁波供电。


图1 M24LR64-R方框图

图2 ANT1-M24LR-A参考设计框图

M24LR64-R在I2C模式下为8192位×8位,在ISO15693和ISO18000-3模式,1RF时,为2048×32位。I2C采用两线串行接口,包括双向数据线与时钟线。该器件内置了一个符合I2C总线定义的4位器件类型识别码(1010)。

该器件作为I2C协议的从机,所有的内存操作由串行时钟进行同步。读写操作都是由一个启动条件启动,该条件由总线主机产生。启动条件之后是器件选择码与读/写码(R/W),并由应答位(acknowledge bit)终止。

当数据写入内存时,该器件在总线主机的8位传输后,在第九位传输期间,插入一个应答位(acknowledge bit)。当总线主机读取数据时,总线主机以同样的方式确认收到数据字节。在写入信号的Ack与读取信号的NoAck后,数据传输被停止条件中止。在ISO15693/ISO18000-3模式的1 RF模式中,M24LR64-R是由13.56MHz载波的电磁波进行访问的,其传入的数据是由接收到的信号调幅进行解调的(ASK:幅移键控)。收到的ASK波是10%或100%调制的,采用1/256脉冲编码模式时,数据传输速率为1.6 kbits/s,或者采用1/4脉冲编码模式时,数据传输速率为26 kbits/s。
..

查看全文

  • 分享到:

 

猜你喜欢